#### MEMORY ACCESS SYSTEM FOR MULTIPROCESSOR SYSTEM

Patent number:

JP63245551 1988-10-12

Publication date:

IKEMORI KIMIO

Inventor: Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

G06F13/18

- international: - european:

G06F13/18; G06F13/16; (IPC1-7): G06F13/18; G06F15/16

Application number: JP19870078589 19870331


Priority number(s): JP19870078589 19870331

Report a data error here

#### Abstract of JP63245551

PURPOSE:To uniformize the holding times of all processors to reduce the unbalance of execution efficiency among processors by changing the priority level to a higher level by a priority level changing means at the time of deciding that the holding time of a CPU exceeds a reference value.

CONSTITUTION:Holding time deciding circuits 60b and 60c measure the holding times of CPUs 1b and 1c while a CPU 1a accesses a shared memory 2; and if the accumulated holding time of the CPU 1c exceeds a reference value, a holding time excess signal HS 3 is generated from the circuit 60c and the priority level of an access request signal ARS 3 is changed to the highest level by a priority level determining circuit 80. Access request signals ARS 3 and ARS 2 whose priority levels are changed are latched in latch circuits at the time of terminating the access of the CPU 1a, and a read signal RS or a write signal WS of the CPU 1c is inputted to the memory 2 through an access signal experiting circuit and the percent is accessed by the belging release signal from a bodging signal generating circuit and the memory is accessed by the holding release signal from a holding release control circuit 100.



Data supplied from the esp@cenet database - Worldwide

## 19日本国特許庁(JP)

40 特許出願公開

# ⑫公開特許公報(A)

昭63-245551

@Int\_Cl\_4

識別記号

庁内整理番号

◎公開 昭和63年(1988)10月12日

G 06 F 15/16 350 310

-6745—5B

-8840 - 5B

未請求 発明の数 1 審査請求 (全9百)

9発明の名称

マルチプロセツサシステムのメモリアクセス方式

②特 願 昭62-78589

29出 願 昭62(1987)3月31日

砂発 明 者

公

東京都日野市旭が丘3丁目1番地の1

工場内

**勿出** 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

の代 理 弁理士 鈴江 武彦 外2名

1. 発明の名称 マルチプロセッサシステムの メモリアクセス方式

## 2. 特許請求の範囲

複数のプロセッサと共有メモリとを有し、こ の共有メモリの非アクセス中は先着主義で各プロ セッサのアクセスを受付け、かつ共有メモリのア クセス中に複数のプロセッサからアクセス要求が 発生した場合はこれらのプロセッサを共有メモリ のアクセスが終了するまで待機させ、アクセス終 了後に予め定められたアクセス優先顧位に従って 順にアクセスさせるマルチプロセッサシステムの メモリアクセス方式において、前記各プロセッサ 毎に前記共有メモリに対するアクセス待機時間を 計時する待機時間計時手段と、この待機時間計時 手段により計時されたアクセス待機時間が基準時 間を超えたか否かを判定する待機時間判定手段と、 この待機時間判定手段によりアクセス待機時間が 基本時間を超えたと判定された場合に対応するプ

サのアクセス優先殿位を高い方向へ変更す る優先順位変更手段とを具備したことを特徴とす るマルチプロセッサシステムのメモリアクセス方 式。

## 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、複数のプロセッサとこれらのプロ セッサにより共通にアクセスされる共有メモリと を 備 え た マ ル チ プ ロ セ ッ サ シ ス テ ム に 通 用 さ れ る メモリアクセス方式の改良に関する。

#### (従来の技術)

第10図は従来のメモリアクセス方式を適用 したシステムの構成を示すもので、このシステム は互いに独立動作する複数のプロセッサ (CPU) 1 a , 1 b . … … 1 n と、共有メモリ2と、上記 プロセッサ毎に設けられたアクセス調停回路(ア ー ピタ) 3a,3b,…, 3n およびパス接続用 のパッファゲート4a,4b,…,4nと、上記 各アーピタ3a,3b,…,3nの推示により動

作するセレクタ5とを有している。

このような構成において、先ず共有メモリ2の 非アクセス中には先着主義により共有メモリ2の アクセスが行なわれる。例えばCPU1aがアク セス要求ARを発すると、アービタ3aは後述す るディジチェーン制御により他のアーピタ3b~ 3 n が共有メモリ2を非アクセス中であることを 確認したのち、セレクタ5にアクセス要求信号 ARSaを出力するとともにバッファゲート4a にパッファ観御信号BSを出力する。そうすると、 セレクタ5はCPU1a例に切換わってCPU 1 a から発生されたリード信号RSまたはライト 信号WSを共有メモリ2に供給し、またバッファ ゲート4aはゲート開状態となってCPU1aの アドレスバスABおよびデータバスDBを共有メ モリ2のアドレスバスABおよびデータバスDB に接続させる。しかして、共有メモリ2はCPU 1aによるアクセス状態となる。またこのアクセ ス朝間中にアービタ3aは、他のアービタ3b~ 3 n 対しアクセス禁止設定を行なう。この禁止設

ARSbを出力するともにパッファゲート4bをゲート開状態とする。この結果、共有メモリ2はCPU1bによりアクセスされた状態になることらに、このCPU1bによるアクセスが終降されて、以後間様に共有メモリス特機状態を解除して、以後間様に共有メモリスに対するアクセス制御を行なう。尚、各CPU1a、1b, …、1nが共有メモリ2をアクセスも助は1マシンサイクルであり、数クロック長である。

このように共有メモリ2に対する各 C P U 1 a a 1 b b で、 1 a の アクセスは、 共有メモリ2の非アクセス状態では先着主義により行なわれ、 またアクセス中に複数の C P U からアクセス要求 A R が発生した場合はアクセス衝突を防ぐために時分割でしかもディジチェーン制御により固定的に設定されたアクセス 優先順位に従って順に行なわれる。ところが、このような従来のメモリアクセス方式は、共有メモリ2に対する各 C P U 1 a .

定は、通常アクセスの優先順位をハードウエアに より固定的に設定したディジチェーン制御方式に より行なう。

一方、この共有メモリ2のアクセス期間中に例 えばCPU1bおよびCPU1c(図示せず)が それぞれアクセス要求ARを発生したとすると、 対応する各アーピタ3b、3cはディジチェーン 制御によりアクセス禁止設定を受けていることを 確認してCPU1b.1cに対しそれぞれウエイ ト信号WTを出力し、これによりCPU1b. 1 c をアクセス待機状態に設定する。そして、 CPU1aによる共有メモリ2のアクセスが終了 しアーピタ3aからのアクセス禁止設定が解除さ れると、ディジチェーン制御により設定されたプ クセス優先顧位に従ってアクセス制御を行なう。 例えば、いまアクセス優先願位がCPU1a> CPU1b>CPU1c>-->CPUnのように 設定されていたとすると、先ずアーピタろりが動 作して対応するCPV1bに対するアクセス符機 状態を解験し、セレクタラヘアクセス要求信号

1 b . … , 1 n の アクセス 優先 類位を 固定的 に 設定 している ため、 仮に各 C P U 1 a , 1 b . … , 1 n による アクセス 頻度 が 等しい とすると、 アクセス 優先 順位 が 低い もの は高い もの に 比べて 符 機 状態 になる 時間 が 長く なり、 この 結果 C P U 間 で 実行 効率の 不均衡 が 発生 しシステム を 効率 良く 動作 させる 上で 非常に 好ま しくなかった。

(発明が解決しようとする問題点)

以上のように従来のメモリアクセス方式は、CPUのアクセス優先順位が固定化されているためにCPU間で実行効率の不均衡が発生してそれるの時であるので、本発明はこの点に著目し、各でしているので、本発時間を均一化するにはでいます。 サのアクセス待機時間を切一化するにはでいます。 サのアクセス待機時間を均一化するにはでいます。 ロセッサ間の実行効率の不均衡を低減し、これによりシステムのメモリアクセス方式を提供しまうとするものである。

[発明の構成]

(問題点を解決するための手段)

## 待開昭63-245551(3)

(作用)。

この結果、当初アクセス優先顔位が低かったプロセッサでも待機時間が基準時間を超えたときに優先殿位が高い方向へ変更されるので、以後比較的短い待機時間で共有メモリをアクセスできるようになり、これにより全プロセッサの待機時間が均一化されてプロセッサ間の実行効率の不平衡は低減される。

(爽施例)

第2図は本発明の一実施例におけるメモリア

このアクセス要求信号ARS1をフリップフロップ34からけるのフリップフロップ34から待機信号WT1を発生している。また、上記フリップ37によりクリアされる。このフリップフロップ37によりクリアされる。このフリップフロップ37に、オアゲート35を通過したアクセス要求信号ARS1たは後述する待機解除制御回路100から発生される解除信号KS1に他の各CPU1b~1dから発生されるアクセス要求信号ARS2~ARS4によりリセットされる。

待機時間判定回路60aは、第4図に示す如くCPU1aからデータバスDBを介して供給された待機時間の基準値をアンドゲート62から出力される信号のタイミングに問期してラッチ回路63でラッチし、かつ上記アービタ30aから待機信号WT1が出力されている間にアンドゲート66を通過した分周器65の出力クロックをカウンタ67で計数する。そして、このカウンタ67の計数値を上記ラッチ回路63でラッチされてい

クセス方式を適用したマルチプロセッサシステムの構成を示すもので、前記第10図と同一部分には同一符号を付して詳しい説明は省略する。尚、本実施例では4個のCPUを用いたシステムを例にとって説明する。

このシステムは、各 C P U 1 a ~ 1 d 毎 に アービタ 3 0 a ~ 3 0 d および 待 機 時 間 判 定 回路 6 0 a ~ 6 0 d を 備 え、かつ各 C P U の アクセス 優 先 順 位 を 定 める 優 先 順 位 決 定 回路 8 0 および 上 記 各 アービ タ 3 0 a ~ 3 0 d の 待 機 状 態 を 解 除 する 待 機 解 除 制 毎 回路 1 0 0 を 備 え て いる。

このうち先ずアービタ30a~30dは、アービタ30aを例にとると第3図に示す如く、 CPU1aから出力されるリード信号RSおよびライト信号WSをオアゲート31を介してアンドゲート32に専入するとともに、このアンドゲート32にCPU1aから出力されるアクセス要求ARおよびアドレスパスABに出力されているアドレスをデコーダ33でデコードした信号をそれぞれ購入してアクセス要求保母ARS1を生成し、

任先順位決定回路 8 0 は、第 5 図に示す如くデジタルマルチプレクサ 8 1 と、このデジタルマルチプレクサ 8 1 の 出力信号 P R 1 ~ P R 4 をラッチするラッチ回路 8 2 と、このラッチ回路 8 2 のラッチ出力をエンコードするブライオリティエンコーダ 8 3 と、上記ラッチ回路 8 2 でラッチされ

ている信号をリセットするラッチリセット回路 84と、第6図に示すアクセス信号発生回路85 とから構成される。

このうちデジタルマルチプレクサ81は、各ア - ピタ 3 0 a ~ 3 0 d か ら 発生 さ れ る ア ク セ ス 要 求信号ARS1~ARS4を上記待機時間判定回 路60a~60dから発生される待機時間超過信 母HS1~HS4に従って優先顧位の高い順に並 ベ変えるもので、上記待機時間超過信号HS1~ HS4の出力状態に応じた情報ESa~EScを 発生するプライオリティエンコーダ86と、この プライオリティエンコーダ86から発生される待 機時間超過情報ESa~EScに従ってアクセス 要求信号ARS1~ARS4を選択してPR1~ PR4として出力する4個のセレクタ871~ 874とから構成される。またラッチリセット回 路84は、各アクセス要求信号ARS1~ ARS4を一時ラッチする4個のフリップフロッ プ881~884と、これらのフリップフロップ 881~884のラッチ出力を通過させるオアゲ

入 カ		出		カ			
1	.2	3	4	D	С	В	A
X	x	х	L	H	L	H	H
х	X	L	H	H	H	L	L
х	L	H	H	•	Ħ		Ħ
L	H	H	H	H	H	H	L

第 1 表

,	7	b	出力
C	В	A	Z
L	H	H	Х 3
H	L	L	X 4
H	L	H	Хs
H	H	L	Х 6
	23	2 3	15

)	, ,	出力	
C	В	A	
L	Н	H	Y 3 - L
H	L	L	Y L
H	L	H	Y 5 - L
H	H	L	Y 6 = L
	3	妻	

尚、第1表、第2表および第3表はそれぞれ上記プライオリティエンコーダ83,86、各セレクタ871~874,901~904およびデコーダ89の真理値表である。

一方待機解除額御回路100は、各CPU1a ~ 1 d 毎に設けられたアクセス終了信号発生回路 101と、これらの回路101から出力されたア クセス終了信号JS1~JS4および解除信号 LS1~LS4をモれぞれ遊過させるオアゲート 102と、前記優先願位決定回路80のプライオ リティエンゴーダ86から出力された待機時間超 過情報ESa~EScを入力しデコードするデコ - ダ 1 0 3 と、解除信号発生回路 1 0 4 と、この 解除信号発生回路104の各フリップフロップ 106~109をクリアするクリア回路105と から構成される。このうち解除信号発生回路 104は、4個のフリップフロップ106~ 10.9を有し、上記デコーダ103から出力され る待機時間超過情報ESa~EScおよび前記ア - ピタ 3 O a ~ 3 O d から出力される待機 信号 WT1~WT4の発生状態に従って、待機中の CPUの待機状態を解除するための解除信号 LS1~LS4、KS1~KS4を発生するもの

である。

また、セレクタ50は各CPU1a~CPU1dから発生されるリード信号RSおよびライト信号WSを択一的に共有メモリ2に供給するもので、第7図に示す如く上記優先順位決定回路80から出力される選択制御信号ARS1′~ARS4′に従って動作する4つの双方向ゲート回路により構成される。

次に、以上のように構成された装置の動作を説明する。尚、ここでは第9図に示す如くCPU 1aが共有メモリ2をアクセスしている間に CPU1bおよびCPU1cがそれぞれアクセス 要求ARを発した場合を例にとって説明する。

この状態ではアービタ30b、30cはCPU 1a、1bに対し待機信号WT2、WT3を出力 しており、これによりCPU1a、1bはそれぞ れ待機状態になっている。また、このとき待機時 間判定回路60b、60cはそれぞれCPU1b。 1cの待機時間を計時するとともに、この計時時 間が基準値を越えたか否かを監視している。尚、 このとき優先順位決定回路80で設定されている

以後同様に、待機中の各CPUは待機時間判定回路60a~60dによりそれぞれその待機時間の累積値が計数され、この計数値が基準値を越える毎に優先順位決定回路により共有メモリ2に対するアクセス優先願位が変更される。そして、アクセス中のCPUのアクセスが終了した時点で上

アクセス優先順位は、CPUla>CPUlb> CPUlc>CPUldであるとする。

さて、この状態でCPU1cの累積待機時間が 基準値を越え、これにより待機時間判定回路 60 cから第9図のように待機時間超過信号 HS3が発生されたとすると、優先順位決定回路 80のデジタルマルチプレクサ81の出力PR1. PR2, PR3, PR4MEnenaRS3. ARS4、ARS1、ARS2に変化する。ここ で、上記PR1~PR4はPR1が最も優先順位 が高くPR4が最も優先順位が低くなるように設 定されている。このため、上記デジタルマルチブ レクサ81によりアクセス要求信号ARS3が優 先顧位第1位に変更されたことになる。そして、 この優先脳位が変更された各アクセス要求信号 ARS3~ARS2は、CPU1aによる共有メ モリ2のアクセスが終了して待機解除回路100 のアクセス終了信号発生回路101からアクセス 終了信号JS1が発生された時点でラッチ回路 8 2 でラッチされ、プライオリティエンコーダ

紀 優 先 顧 位 決 定 回 路 8 0 で 設 定 さ れ た 優 先 顧 位 第 1 位 の C P U が 選 択 さ れ 、 共 有 メ モ リ 2 を ア ク セ ス 可 作 と な る 。

このように本実施例であれば、各 C P U 1 a ~ 1 d 毎に待機時間を計時し、この計時時間が基準時間を越えた場合にその C P U の アクセス 優 先願位を上位に変更して共有メモリ 2 を アクセス させるようにしたので、C P U 1 a ~ 1 d 間の待機時間が均一化されてこの結果システムの作薬効率を高めることができる。

尚、本発明は上記実施例に限定されるものではなく、例えばCPUの数や待機時間計時手段、待機時間特定手段および優先順位変更手段の構成等についても、本発明の要旨を逸脱しない範囲で様々変形して実施できる。

#### [発明の効果]

以上詳述したように本発明によれば、複数の各プロセッサ毎に共有メモリに対するアクセス待機時間を計時する待機時間計時手段と、この待機時間計時手段により計時されたアクセス待機時間

## 特開昭63-245551(6)

#### 4. 図面の簡単な説明


第1 図は本発明のメモリアクセス方式の構成を示す機能プロック図、第2 図乃至第9 図はそれぞれ本発明の一実施例におけるメモリアクセス方式を説明するためのもので、第2 図は同方式を適用したマルチプロセッサシステムの回路プロック図、第3 図はアーピタの回路構成図、第5 図および第6 図はそれぞれ優先顧位決定回路の回路構成図、第


要求、WT1~WT4…待機信号、ARS1~ ARS4…アクセス要求信号、ARS1′~ ARS4′… 優先順位変更後のアクセス要求信号、 HS1~HS4…待機時間超過信号、JS1~ JS4…アクセス終了信号、KS1~KS4…待機解除信号。

出願人代理人 弁理士 鈴江武彦


7 図はセレクタの回路構成図、第8 図は待機解除 製御回路の回路構成図、第9 図は動作説明に使用するタイミング図、第10 図は従来のメモリアクセス方式を適用したマルチプロセッサシステムの構成を示す回路プロック図である。

A…待機時間計時手段、B…待機時間計度を、C…侵失順位を更手段、1a~1d…CPU、2…共有メモリ、4a~4d…バッファレクト、30a~30d…で少く、50…セレク、50…セク、60a~60d…特別では、67…特別では、64…のがからない。60mがののは、67…特別では、64…のがのからない。80…ののからないが、80…ののからないが、80…ののからないが、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…でのは、80…ではほのは、80…ではほのは、80…ではほのは、80…では、80…では、80…







第 2 図





**BEST AVAILABLE COPY** 





-320-





第10 図